

# **EXAME NACIONAL DO ENSINO SECUNDÁRIO**

**12.º Ano de Escolaridade (Decreto-Lei n.º 286/89, de 29 de Agosto)**

**Curso Tecnológico de Electrotecnia/Electrónica**

**Duração da prova: 120 minutos**  
**2004**

**1.ª FASE**

## **PROVA ESCRITA DE SISTEMAS DIGITAIS**

---

- A prova é constituída por dois Grupos, I e II.
- As justificações que apresentar devem ser completas e sucintas.
- A prova inclui, na página 5, a relação completa das instruções do microprocessador 8085.

## GRUPO I

1. A figura 1 representa um circuito sequencial capaz de gerar nas saídas  $Q_2$ ,  $Q_1$  e  $Q_0$  dos seus biestáveis uma determinada sequência em binário.




Figura 1

Sabendo que foi feito um *reset* inicial às saídas  $Q$ , e que  $Q_2$  representa o *bit* mais significativo (MSB), determine, em decimal, a sequência produzida pelo circuito nas saídas  $Q_2$ ,  $Q_1$  e  $Q_0$ . Justifique a resposta através da construção da tabela de transição de estados.

2. Um sistema baseado no microprocessador 8085 dispõe de uma memória **ROM** de 2 Kbytes com início no endereço 0000H, e uma memória **RAM** de 4 Kbytes. Entre as memórias **ROM** e **RAM** existe 1 k posições livres para possíveis expansões da memória do sistema.

2.1. Determine, em hexadecimal, os endereços finais das memórias **ROM** e **RAM**.

2.2. Sabendo que a unidade de memória **ROM** é constituída por unidades de **ROM** de 1 k x 4 bits, com entradas **CS** (selecção de circuito) que activam a nível alto, estabeleça o esquema de ligações das unidades que constituem a memória **ROM** do sistema.

3. Desenhe o diagrama de estados de um detector de Mealy, tal que a saída **S** fique a «1» quando a entrada **E** estiver a «0», e tenha ocorrido a sequência «101» nos três últimos impulsos de *clock*.

Logo que activa a «1», a saída desactiva no instante de *clock* seguinte, retomando o circuito o estado inicial.

4. Estabeleça, tão simplificadas quanto possível, utilizando biestáveis tipo J-K, as equações de excitação necessárias à implementação de um circuito sequencial síncrono que, mediante um sinal de controlo **X**, produza, à frequência do sinal de *clock*, os números 0, 1, 2, 3, [0, ... quando **X** = 0. Sempre que o sinal de controlo é colocado a «1», o circuito regressa ao estado de contagem inicial (0) no impulso de *clock* seguinte.

## GRUPO II

1. Os sistemas com microprocessador do tipo 8085 dispõem de um registo designado por ponteiro da pilha (**SP**), incorporado no próprio microprocessador, e de uma **pilha** (zona reservada da memória principal).

Explique a relação de funcionamento entre o **SP** e a **pilha** na execução de programas.

2. Indique, justificando, os conteúdos das posições de memória **1F00H** e **1F01H** após a execução do programa em **Assembly** do microprocessador 8085, representado na figura 2.

Programa em Assembly
ORG 1000H
LXI SP,1800H
MVI A, 15H
MVI B, 1FH
MVI C, 01H
ADD B
STA 1F00H
MOVA, B
STAX B
HLT

Figura 2

3. Estabeleça um programa em linguagem **Assembly**, com as instruções do microprocessador 8085, que permita copiar um bloco de dados de uma determinada zona da memória **RAM** para uma outra zona da mesma memória.

Os dados encontram-se entre os endereços **1200H** e **1400H** (ambos inclusive), e devem ser transferidos para a zona de memória **RAM** com início no endereço **1700H**.

**FIM**

## INSTRUÇÕES DO MICROPROCESSADOR 8085

### INSTRUÇÕES DE TRANSFERÊNCIA DE DADOS

MOV	Mover	Mover	Mover	Mover	Mover
	A,A 7F	B,A 47	C,A 4F	D,A 57	E,A 5F
	A,B 78	B,B 40	C,B 48	D,B 50	E,B 58
	A,C 79	B,C 41	C,C 49	D,C 51	E,C 59
	A,D 7A	B,D 42	C,D 4A	D,D 52	E,D 5A
	A,E 7B	B,E 43	C,E 4B	D,E 53	E,E 5B
	A,H 7C	B,H 44	C,H 4C	D,H 54	E,H 5C
	A,L 7D	B,L 45	C,L 4D	D,L 55	E,L 5D
MOV	A,M 7E	B,M 46	C,M 4E	D,M 56	E,M 5E
	Mover	Mover	Mover	Mover imediato	Carregar imediato
	H,A 67	L,A 6F	M,A 77	A,byte 3E	B,dble 01
	H,B 60	L,B 68	M,B 70	B,byte 06	D,dble 11
	H,C 61	L,C 69	M,C 71	C,byte 0E	H,dble 21
	H,D 62	L,D 6A	M,D 72	D,byte 16	SP,dble 31
	H,E 63	L,E 6B	M,E 73	E,byte 1E	
	H,H 64	L,H 6C	M,H 74	H,byte 26	
MOV	H,L 65	L,L 6D	M,L 75	L,byte 2E	
	H,M 66	L,M 6E	XCHG EB	M,byte 36	
Carregar/armazenar					
LDAX B 0A STAX B 02 LDAX D 1A STAX D 12 LHLD end 2A SHLD end 22 LDA end 3A STA end 32					
end = endereço de 16 bits					

### INSTRUÇÕES ARITMÉTICAS E LÓGICAS

ADD	Somar *	Somar *	Soma dupla +	Subtrair *	Subtrair *	Incrementar **
	A 87	A 8F	B 00	A 97	A 9F	A 3C
	B 80	B 88	D 19	B 90	B 98	B 04
	C 81	C 89	H 29	C 91	C 99	C 0C
	D 82	D 8A	SP 39	D 92	D 9A	D 14
	E 83	E 8B		E 93	E 9B	E 1C
	H 84	H 8C		H 94	H 9C	H 24
	L 85	L 8D		L 95	L 9D	L 2C
ANA	M 86	M 8E		M 96	M 9E	M 34
	Lógicas *	Lógicas *	Lógicas *	Lógicas *	Imediatas *	INX B 03
	A A7	A AF	A B7	A BF	ADI byte C6	D 13
	B A0	B A8	B B1	B B8	ACI byte CE	H 23
	C A1	C A9	C B2	C B9	SUI byte D6	SP 33
	D A2	D AA	D B3	D BA	SBI byte DE	
	E A3	E AB	E B4	E BB	ANI byte E6	
	H A4	H AC	H B5	H BC	XRI byte EE	
XRA	L A5	L AD	L B6	L BD	ORI byte F6	
	M A6	M AE	M BE	M BE	CPI byte FE	
	Lógicas *	ORA	CMP	Especiais	Rotação +	DCR D 15
	A AF		A B7	DAA * 27	RLC 07	E 1D
	B A8		B B1	CMA 2F	RRRC 0F	H 25
	C A9		C B2	STC + 37	RAL 17	L 2D
	D AA		D B3	CMC 3F	RAR 1F	M 35
	E AB		E B4			
* – todos os bits de flag (S, Z, AC, P e CY) são afectados. ** – todos os bits de flag, excepto o CY (transporte), são afectados. As instruções INX e DCX não afectam nem flag. + – apenas CY é afectado. P = "1" se paridade par						
Mnemônicos com direitos autorais reservados pela Intel Corporation.						

### INSTRUÇÕES DE DESVIO

Saltar	Retornar	Chamar	RST	Recomeçar	Operação com pilha	Entrada/Saída	
	RET C9	CALL end CD		0 C7	B C5	OUT byte D3	
	RNZ C0	CNZ end C4		1 CF	D D5	IN byte DB	
	RZ C8	CZ end CC		2 D7	H E5		
	RNC D0	CNC end D4		3 DF	PSW F5		
	RC D8	CC end DC		4 E7			
	RPO E0	CPO end E4		5 EF			
	RPE E8	CPE end EC		6 F7			
JPE end EA	RP F0	CP end F4		7 FF			
	JP end F2	CM end FC					
	JM end FA						
	PCHL E9						
	XTHL E3						
	SPHL F9						
INSTRUÇÕES DE CONTROLO							
Controlo							
DI F3							
EI FB							
NOP 00							
HLT 76							
RIM 20							
SIM 30							

## COTAÇÕES

### GRUPO I

1.	.....	32 pontos
2.	.....	32 pontos
2.1.	.....	12 pontos
2.2.	.....	20 pontos
3.	.....	20 pontos
4.	.....	24 pontos

---

Subtotal ..... **108 pontos**

### GRUPO II

1.	.....	18 pontos
2.	.....	30 pontos
3.	.....	44 pontos

---

Subtotal ..... **92 pontos**

---

**TOTAL** ..... **200 pontos**